Fehler bei der Synthese des EFM-02 Reference Designs

    This site uses cookies. By continuing to browse this site, you are agreeing to our Cookie Policy.

    • Fehler bei der Synthese des EFM-02 Reference Designs

      Hallo,

      ich habe ein Problem beim compilieren des EFM02 Ref Designs für den LX45
      habe alle Cores neu generiert und bekomme folgende Fehler:

      HDLCompiler:1314 - "C:\Users\Busty\Desktop\Top_Soc\efm02\efm02_soc_top_XC6SLX45.vhd" Line 410: Formal port/generic <nr_of_dbgports> is not declared in <wb_ma_fx3>
      HDLCompiler:1314 - "C:\Users\Busty\Desktop\Top_Soc\efm02\efm02_soc_top_XC6SLX45.vhd" Line 419: Formal port/generic <fx3_plclk> is not declared in <wb_ma_fx3>
      HDLCompiler:432 - "C:\Users\Busty\Desktop\Top_Soc\efm02\efm02_soc_top_XC6SLX45.vhd" Line 408: Formal <pin_gpifclk_i> has no actual or default value.
      HDLCompiler:854 - "C:\Users\Busty\Desktop\Top_Soc\efm02\efm02_soc_top_XC6SLX45.vhd" Line 115: Unit <rtl> ignored due to previous errors.

      Ich nutze die ISE 14.7 mit win 7 ist eventuell jemandem der Fehler bekannt, wäre für jede Hilfe dankbar.

    • Hallo Sr84,

      das kann ich bestätigen. Diese Fehler treten bei mir auch auf wenn ich das top_soc referenzdesign neu builde.
      Grund: Ich habe beim perf_top design einige Komponenten (clock buffer usw.) vom toplevel file in das wb_ma_fx3 verschoben. Da das wb_ma_fx3 sowohl beim soc_top als auch beim perf_top benutzt wird muss jetzt natürlich auch das soc_top entsprechend angepasst werden. Das wurde offensichtlich vergessen.
      Ich mache das in den nächsten Tagen und gebe Bescheid sobald die neue Version online steht.
      Sorry für die Unannehmlichkeiten.
      Manfred Kraus
      Cesys GmbH