Simulation EMF01_Top bzw. wb_ma_fx2

    Diese Seite verwendet Cookies. Durch die Nutzung unserer Seite erklären Sie sich damit einverstanden, dass wir Cookies setzen. Weitere Informationen

    • Simulation EMF01_Top bzw. wb_ma_fx2

      Hallo,
      zur Verifikation des Top-Designs bzw. des Wishbone Master Moduls würde ich gerne die FX2 Schnittstelle stimulieren. Ziel sollte sein, daß die Funktion des CesysMonitor Programms (Read/Write Register) nachgebildet wird, also daß das entsprechende Datenpaket (256*16Bit) durch die Testbenech bereit gestellt wird. Dazu habe ich folgende Fragen:
      - Muss ich das USB Header Paket auch bereitstellen?
      - Wie sind die Wishbone Bits Read/Write bzw Adresse/Daten im Datenpaket codiert?
      - Können auch mehrere Pakete vorliegen (die beiden Endpoints sind ja jeweils 2Kb groß)

      Vom Ablauf eines Transfers stelle ich mir das so vor:
      1. Über das entsprechende Flag B wird signalisiert , das Daten vorhanden sind
      2. wb_master legt die entsprechenden Bits (read, oe) solange an , bis das Paket gelesen ist und stellt die Daten (wb adresse /daten, we etc) auf dem wb-Bus dar.

      Vielen Dank für die Hilfe.

      Mit freundlichen Grüßen
      Dirk Ogermann

    • Hallo Herr Ogermann,

      wenn Sie das so simulieren wollen, müssen Sie auch das komplette Übertragungsprotokoll (inkl. Header Paket) in Ihrer Testbench nachbilden. Details zum Protokoll finden Sie in unserer Application Note " Transfer Protocol for CESYS USB products / Address oriented USB Data Transfer for 32 Bit SoC" (usb_protocol.pdf), die sich mit in unserer aktuellen UDK Distribution befinden sollte. Die Endpoints können tatsächlich auch mehrere Pakete enthalten.

      Sie können davon ausgehen, dass das Wishbone Master Modul wb_ma_fx2 funktioniert, da es bei uns schon einige Jahre in mehreren Projekten im Einsatz ist.
      Ich schlage Ihnen daher vor ein Wishbone Master Bus Functional Model (BFM) zu implementieren und es anstatt von wb_ma_fx2 in der Simulation zu verwenden. Das ist sicherlich unkritischer, als die Reimplementierung unseres USB-Übertragungsprotokolls und Sie können es auch für unsere PCI/PCIe Karten verwenden.

      Falls Sie etwas Zeit haben, könnten Sie auch auf das Erscheinen unserer neuen USBS6 Karte warten, das sich aufgrund von Spartan-6 Lieferengpässen leider noch etwas verzögert. Dort werden wir ein BFM für die Beispiel-Designs mitliefern.

      MfG
      SF
      CESYS development engineer / FPGA design